2.3 片式有源元件

为适应SMT的发展，各类半导体器件，包括分立器件中的二极管、晶体管、场效应管，集成电路的小规模、中规模、大规模、超大规模，甚大规模集成电路及各种半导体器件，如气敏、色敏、压敏、磁敏和离子敏等器件，正迅速地向表面组装化发展，成为新型的表面组装器件（SMD）。

SMD的出现对推动SMT的进一步发展具有十分重要的意义。这是因为，SMD的外形尺寸小，易于实现高密度安装；精密的编带包装适宜高效率地自动化安装；采用SMD的电子设备，体积小、重量轻，性能得到改善，整机可靠性获得提高，生产成本降低。SMD与传统的SIP及DIP器件的功能相同，但封装结构不同。

表面组装技术提供了比通孔插装技术更多的有源封装类型。例如，在DIP中，只有3个主要的本体尺寸300mil、400mil和600mil，中心间距为100mil。陶瓷封装和塑料封装的封装尺寸和引脚结构都一样。与之相比，表面组装却要复杂得多。

2.3.1 分立器件的封装

大多数表面组装分立器件都是塑料封装。功耗在几瓦以下的功率器件的封装外形已经标准化。目前常用的分立器件包括二极管、三极管、小外形晶体管和片式振荡器等。

对于SMD分立元件，典型SMD分立元件的外形如图2-21分立引脚外形示意图所示。

两端SMD有二极管和少数三极管器件，三端SMD一般为三极管类器件，四至六端SMD大多封装了两只三极管或场效应管。

1.二极管

二级管是一种单向导电性组件，所谓单向导电性就是指：当电流从它的正向流过时，它的电阻极小；当电流从它的负极流过时，它的电阻很大，因而二极管是一种有极性的组件。其外壳的封装形式有玻璃封装、塑料封装等。

用于表面组装的二级管有3种封装形式。第一种是圆柱形的无引脚二极管，其封装结构是将二级管芯片装在具有内部电极的细玻璃管中，玻璃管两端装上金属帽作为正负电极。外形尺寸有1.5mm×3.5mm和2.7mm×5.2mm两种。如图2-22所示为圆柱形二极管。

第二种片状二极管为塑料封装矩形薄片，外形尺寸为3.8mm×1.5mm×1.1mm，可用在VHF（Very High Frequency，甚高频率）频段到S频段，采用塑料编带包装，如图2-23所示。

第三种是SOT23封装形式的片状二极管，外形如图2-24所示，多用于封装复合二极管，也用于封装高速开关二极管和高压二极管。

2.三极管

晶体三极管是半导体基本元器件之一，具有电流放大作用，是电子电路的核心组件。三极管是在一块半导体基板上制作两个相距很近的PN结，两个PN结把整块半导体分成三部分，中间部分是基区，两侧部分是发射区和集电区，排列方式有PNP和NPN两种。从三个区引出相应的电极，分别为基区b、发射区e和集电区c，如图2-25所示为SOT89封装三极管，如图2-26所示为SOT143封装三极管。

晶体管之所以具有电流放大的作用，其实质是三极管能以基极电流微小的变化来控制集电极电流较大的变化量，这是三极管最基本和最重要的特性。电流放大倍数对于某一只三极管来说是一个定值，但随着三极管工作时基极电流的变化也会有一定的改变。

表贴三极管可分为双极型-极管和场效应管，一般称它们为片状三极管和片状场效应管。

片状三极管的封装形式很多。一般来讲，封装尺寸小的大都是小功率三极管，封装尺寸大的多为中功率三极管。一般片状三极管很少有大功率管。片状三极管有3个引脚的，也有4～6个引脚的，其中3引脚的为小功率普通三极管，4引脚的为双栅场效应管或高频三极管，而5～6个引脚的为组合三极管。

3.小外形晶体管

小外形塑封晶体管SOT（Small Outline Transistor），又称做微型片式晶体管，它作为最先问世的表面组装有源器件之一，通常是一种三端或四端器件，主要用于混合式集成电路，被组装在陶瓷基板上，近年来已大量用于环氧纤维基板的组装。小外形晶体管主要包括SOT23、SOT89和SOT143等。

（1）SOT23。SOT23是通用的表面组装晶体管，其外部结构如图2-24所示。SOT23封装有三条翼形引脚，引脚材质为42号合金，强度好，但可焊性差。这类封装常见为小功率晶体管、场效应管、二极管和带电阻网络的复合晶体管。该封装可容纳的最大芯片尺寸是0.030in× 0.030in。在空气中可耗散达200mW的功率。它有低、中、高三种断面图，以满足混合电路和印制电路的不同要求。高引脚封装更适合于PCB，因为它更易清洗。

SOT23表面均印有标记，通过相关半导体器件手册可以查出对应的极性、型号与性能参数。SOT23采用编带包装，现在也普遍采用模压塑料空腔带包装。

（2）SOT89。为了能更有效地通过基板散热，这种封装平贴在基板表面上。其外部结构图如图2-25所示。SOT89的集电极、基极和发射极从管子的同一侧引出，管子底面有金属散热片和集电极相连。SOT89具有3条薄的短引脚分布在晶体管的一端，通常用于较大功率的器件。SOT89最大封装管芯尺寸为0.60in×0.6in。在25℃的空气中，它可以耗散500mW的热量，这类封装常见于硅功率表面组装晶体管。

（3）SOT143。SOT143有4条翼形短引脚，引脚中宽度偏大一点的是集电极。它的散热性能与SOT23基本相同，这类封装常见于双栅场效应管及高频晶体管，一般用做射频晶体管。它与SOIC封装相似，只是PCB间隙较小。其封装管芯外形尺寸、散热性能、包装方式及在编带上的位置与SOT23基板相同。SOT143的外形如图2-26所示。

SOT23、SOT89和SOT143最常见的提供方式是采用EIA标准RS-481的编带或卷盘形式供应。其中，最流行的是带有放置器件的模压凹槽的导电带。这些封装是唯一采用波峰焊和再流焊两种方法焊接的有源器件。其余的有源器件，如SOIC和PLCC，大都只用再流焊进行焊接。这些类型的封装在外形尺寸上略有差别，但对采用SMT的电子整机，都能满足贴装精度要求，产品的极性排列和引脚也基本相同，具有一定的互换性。

2.3.2 集成电路的封装

由于封装技术的进步，SMD集成电路的电气性能指标比THT集成电路更好。集成电路封装不仅起到集成电路芯片内键合点与外部进行电气连接的作用，也为集成电路芯片提供了一个稳定、可靠的工作环境，对集成电路芯片起到机械和环境保护的作用，从而使得集成电路芯片能发挥正常的功能。总之，集成电路封装质量的好坏，对集成电路总体的性能优劣影响很大。因此，封装应具有较强的力学性能、良好的电气性能、散热性能和化学稳定性。

集成电路封装还必须充分适应电子整机的需要和发展。由于各类电子设备、仪器仪表的功能不同，其总体结构和组装要求也往往不尽相同。因此，集成电路封装必须多种多样，才可以满足各种整机的需要。与传统的双列直插、单列直插式集成电路不同，商品化的SMD集成电路按照它们的封装方式，可以分为以下几类。

1.小外形集成电路

小外形集成电路SOIC又称小外形封装SOP或小外形SO，在日本被称为小型扁平封装器件，它由双列直插式封装DIP演变而来，是DIP集成电路的缩小形式。1971年，飞利浦公司开发出小外形集成电路，用于电子手表，它采用双列翼形引脚结构，中心距为0.05in，现已被广泛应用于全世界。小外形集成电路常见于线性电路、逻辑电路、随机存储器等单元电路中。

小外形集成电路本质上是一种引脚中心距为0.05in缩小了的DIP封装，其外形如图2-27 SOIC封装所示。J形引脚的SOIC又称SOJ，这种引脚结构不易损坏，且占用PCB面积较小，能够提高装配密度。与J形引脚封装相比，SOIC在装卸搬运过程中需要格外小心，以防损坏引脚。鸥翼形引脚的SOP封装特点是引脚容易焊接，在工艺过程中检测方便，但占用PCB的面积较SOJ大。由于SOJ能节省较多的PCB面积，采用这种封装能提高装配密度，因而集成电路表面组装采用SOJ的比较多。

SOIC采用再流焊来完成电路与基板的连接。考虑到封装材料的耐热性、电路受冲击后的性能变化及可靠性等因素，加热温度一般固定在215℃，而且用气相再流焊（Vapor Phase Soldering，VPS）对SOP比较适合。另外，为避免焊接中的热冲击应力，最好采用局部加热的焊接方式，即加热点仅针对器件的引脚部，例如激光焊接、热压模焊接等，这样可增加器件在焊接工序中的可靠性。

与DIP相比，SOIC占用PCB的面积比较小，重量比DIP减轻了1/9～1/3。与PLCC相比，当引脚数少于20时，小外形集成电路可以节省更大的覆盖面积，而且焊点也较容易检验。多数数字逻辑电路和各种线性电路都采用这种封装形式。最初，对于SO并没有针对引脚的共面度要求，但现在JEDEC关于SOIC的标准则要求0.004in的引脚共面度，这与PLCC的情况一样。

SOIC中引脚1的位置与DIP的相同。SOIC视外形、间距大小采用以下几种不同的包装方式：塑料编带包装，带宽分别为16mm、24mm和44mm；32mm粘接式编带包装；棒式包装和托盘包装。

2.无引脚陶瓷芯片载体（LCCC）

陶瓷芯片载体封装的芯片是全密封的，具有很好的环境保护作用，一般用于军品中。陶瓷芯片载体分为无引脚和有引脚两种结构，前者称为LCCC，后者称为LDCC（Leaded Ceramic Chip Carrier）。由于LCCC没有金属线，若直接组装在有机电路板上，则会由于温度、热膨胀系数不同，在焊点上造成应力，甚至引起焊点开裂，因而出现了后来的LDCC。LDCC用铜合金或可代合金制成J形或鸥翼形引脚，焊在LCCC封装体的镀金凹槽端点，从而成为有引脚陶瓷芯片载体。由于这种附加引脚的工艺复杂烦琐，成本高且不适于大批量生产，故目前这类封装很少采用。

LCCC的外壳采用90%～96%的氧化铝或氧化陶瓷片，经印制布线后叠片加压，在保护气体中高温烧结而成，然后粘贴半导体芯片，完成芯片外壳与外端子间的连线，再加上顶盖进行密封封装。LCCC芯片载体封装的特点是没有引脚，在封装体的四周有若干个城堡状的镀金凹槽，作为与外电路连接的端点，可直接将它焊到PCB的金属电极上。这种封装因为无引脚，故寄生电感和寄生电容都较小。同时，由于LCCC采用陶瓷基板作为封装，密封性和抗热应力都较好。但LCCC成本高，安装精度高，不宜大规模生产，仅在军事及高可靠性领域使用的表面组装集成电路中采用，如微处理单元、门阵列和存储器等。

LCCC的电极中心距主要有1.0mm和1.27mm两种，其外形有矩形和方形。常用的矩形LCCC有18、22、28和32个电极数，方形LCCC则有16、20、24、28、44、52、68、84、109、124和156个电极数。引脚中心距0.05in的无引脚陶瓷芯片载体又进一步分为A、B、C和D型，这4 种封装形式已建立在JEDEC中，其中两种是为插座式组装设计的，标准为MS002～MS005。LCCC封装如图2-28所示。

LCCC封装有依靠空气散热和通过PCB基板散热两种类型。安装时可直接将LCCC贴装在PCB上，封装体盖板无论朝上或朝下都可以。盖板的朝向是对器件芯片背面而言的，芯片背面是封装热传导的主要途径。当芯片背面朝向PCB基板时，器件产生的热量主要通过基板传导出去。因此，采用盖板朝上的LCCC封装，不宜用空气对流冷却系统。

3.塑封有引脚芯片载体

陶瓷封装器件的生产历史比塑封器件要长，做成表面组装形式时，通常将端子电极用印制烧结的方法做在载体的侧面或底面。当与电路板组装连接时，因载体电极与基板焊盘间不存在缓冲作用，故连接部位易受到组装应力的影响。同时，陶瓷封装器件的生产工艺要求高，价格也比塑料封装器件高得多。基于此，20 世纪80 年代前后，塑封器件以其优异的性能、价格比在SMT市场上占有绝对优势，得到广泛应用。但是陶瓷封装器件也有优越性，它属于密封型器件，具有良好的导热性能和耐腐蚀性，能在恶劣的环境下可靠地工作。

有引脚塑料芯片载体PLCC也是由DIP演变而来的，相对于陶瓷芯片载体，它是一种较便宜的芯片载体形式。PLCC几乎是引脚数大于40的塑料封装DIP所必须替代的封装形式，后者因过大覆盖面积的要求而不切实际。PLCC是弯在封装下面的J形引脚，其间距为0.05in。这类封装常见于逻辑电路、微处理器阵列、标准单元中。

1981年，JEDEC成立了特别工作小组来进行PLCC的注册工作。用于方形封装的PLCC，被称为MO-047 的JEDEC外形标准，它规定的端头数有20、28、44、52、68、84、100 和124。这种外形用于大多数数字电路和线性电路，总引脚数等分在4边上，数目相等。存储器芯片优选矩形外形，以便与硅片的几何形状相配。

第二个注册的是MO-052的JEDEC外形标准，用于矩形封装，引脚数为18、22、28和32。18个引脚的PLCC有两种规格，较短的用于64KB的动态随机存储器，较长的用于256KB的动态随机存储器。28个和32个引脚的封装用于电可擦可编程只读存储器E2PROM。

PLCC采用在封装体四周具有下弯曲的J形短引脚，如图2-29（a）所示。由于PLCC组装在电路基板表面，不必承受插拔力，故一般采用铜材料制成，这样可以减小引脚的热阻柔性。当组件受热时，还能有效地吸收由于器件和基板间热膨胀系数不一致而在焊点上造成的应力，防止焊点断裂。但这种封装的IC被焊在PCB上后，检测焊点比较困难。PLCC的引脚数一般为数十至上百条，这种封装一般用在计算机微处理单元IC、专用集成电路ASIC、门阵列电路等处。

每种PLCC表面都有标记点定位，以供贴片时判断方向，使用PLCC时要特别注意引脚的排列顺序。与SOIC不同，PLCC在封装体表面并没有引脚标识，它的标识通常为一个斜角，如图2-29（b）所示。一般将此标识放在向上的左手边，若每边的引脚数为奇数，则中心线为1 号引脚；若每边的引脚数为偶数，则中心的两条引脚中靠左的引脚为1 号。通常从标识处开始计算引脚的起止。

PLCC的引脚具有可塑性，以便吸收焊点的应力，从而避免焊点开裂。由于J形引脚在设计上已考虑到引脚的可塑性，因而应确保引脚端和边沿不与塑料壳相接触。PLCC中值得关注的问题是：当引脚弯曲而碰到塑料壳时，引脚的移动会受到限制，从而成为非可塑性。如果在运输或装卸过程中引脚被弄弯，就可能发生该情况。

PLCC主要采用再流焊和气相焊，其中气相焊更为适合。这样PLCC引脚受惰性气体的保护而不易被氧化，且能精确地控制焊接温度，提高可靠性。由于PLCC为J形引脚，故它在包装上可采用带状及棒状包装，这样更有利于运输及贴片时装料。

4.方形扁平封装（QFP）

随着大规模集成电路的集成度空前提高，特别是专用集成电路ASIC的广泛应用，芯片的引脚正朝着多引脚、细间距方向发展。QFP（Quad Flat Package，方形扁平封装）是专为小引脚间距表面组装IC而研制的新型封装形式。QFP是适应IC容量增加、I/O数量增多而出现的封装形式，目前已被广泛使用，常见封装为门阵列的ASIC器件。

QFP封装体外形尺寸规定，必须使用5mm和7mm的整数倍，到40mm为止。QFP的引脚是用合金制作的，随着引脚数增多，引脚厚度、宽度变小，J形引脚封装就很困难，因而QFP器件大多采用鸥翼形引脚，引脚中心距有1.0mm、0.8mm、0.6mm、0.5mm直至0.3mm等多种，引脚数为44～160个。

QFP也有矩形和方形之分。引脚形状有鸥翼形、J形和I形。J形引脚的QFP又称QFJ。QFP的封装结构如图2-30（a）所示。QFP封装由于引脚数多，接触面较大，因而具有较高的焊接强度。但在运输、储存和安装中，引脚易折弯和损坏，使封装引脚的共面度发生改变，影响器件引脚的共面焊接，因而在使用中要特别注意。按有关规定，器件引脚的共面性误差不能大于0.1mm，即各引脚端和基板的间隙差至少要小于0.1mm。

多引脚、细间距的QFP在组装时要求贴片机具有高精度，确保引脚和电路板上焊盘图形对准，同时还应配备图形识别系统，在贴装前对每块QFP器件进行外形识别，判断器件引出线的完整性和共面性，以便把不合格器件剔除，确保各引脚的焊点质量。

方形封装对许多用户很有吸引力。方形封装的主要优点在于它能使封装具有高密度，0.6mm引脚中心距对封装的互连数超过PLCC的两倍，从而大大改善了封装密度。

方形封装也有某些局限性。在运输、操作和安装时，引脚易损坏，引脚共面度易发生畸变。尤其是角处的引脚更易损坏，且薄的本体外形易碎裂。在装运中，把每一只封装放入相应的载体中，从而把引脚保护起来，这又使得成本显著增加。

为了避免方形封装的这些问题，美国开发了一种特殊的QFP器件封装，其鸥翼形引脚中心间距为0.025in，可容纳的引脚数为44～244个，这种封装突出的特征是：它有一个角垫用于减振，一般外形比引脚长3mil，以保护引脚在操作、测试和运输过程中不受损坏。因此，这种封装通常称做“垫状”封装。其结构如图2-30（b）所示。

5.BGA封装

随着电子产品向小型化、便携化和高性能方向发展，对电路组装技术和I/O引脚数提出了更高的要求，芯片体积越来越小，引脚越来越多，给生产和返修带来困难。为了适应I/O数的快速增长，新型封装形式——球栅阵列（Ball Grid Array，BGA）于20世纪90年代初投入实际使用。

与QFP相比，BGA的特点主要包括：芯片引脚不是分布在芯片的周围，而是在封装的底面，实际是将封装外壳基板四面引出脚变成以面阵布局的Pb-Sn凸点引脚，I/O端子间距大（如1.0mm、1.27mm、1.5mm），可容纳的I/O数目多；引脚间距远大于QFP方式，提高了成品率；封装可靠性高，焊点缺陷率低，焊点牢固；对中与焊接不困难；焊接共面性较QFP容易保证，可靠性大大提高；有较好的电特性，特别适合在高频电路中使用；由于端子小，导体的自感和互感很低，频率特性好；再流焊时，焊点之间的张力产生良好的自动对中效果，允许有50%的贴片精度误差；信号传输延迟小，适应频率大大提高；能与原有的SMT贴装工艺和设备兼容。

BGA工作时的芯片温度接近环境温度，其散热性良好。但BGA封装也具有一定的局限性，主要表现在：BGA焊后检查和维修比较困难，必须使用X射线透视或X射线分层检测，才能确保焊接连接的可靠性，设备费用大；易吸湿，使用前应先做烘干处理。

BGA通常由芯片、基座、引脚和封壳组成，根据芯片的位置方式分类，分为芯片表面向上和向下两种；按引脚排列分类，分为球栅阵列均匀分布、球栅阵列交错分布、球栅阵列周边分布、球栅阵列带中心散热和接地点的周边分布等；按密封方式分类，分为模制密封和浇注密封等；从散热角度分类，分为热增强型、膜腔向下型和金属球栅阵列；依据基座材料不同，BGA可分为塑料球栅阵列PBGA（Plastic Ball Grid Array）、陶瓷球栅阵列CBGA（Ceramic Ball Grid Array）、陶瓷柱栅阵列CCGA（Ceramic Columm Grid Array）和载带球栅阵列TBGA（Tape Ball Grid Array）4种。

（1）PBGA。PBGA是目前应用最广泛的一种BGA器件，主要应用在通信产品和消费产品上，其结构如图2-31所示。PBGA的载体是普通的PCB基材，芯片通过金属丝压焊方式连接到载体的上表面，然后用塑料模压成形，在载体的下表面连接有共晶组分的焊球阵列。

PBGA的优点包括：与环氧树脂PCB的热膨胀系数相匹配，热综合性能良好；可以利用现有的组装技术和原材料制造PBGA，整个封装的费用相对较低；与QFP相比，其焊球的表面平整度高，能够进行控制，且不易受到机械损伤；在BGA系列中成本相对较低，电气性能优良；适用于大批量的电子组装；在再流焊过程中，BGA焊球具有一定的自动对中功能，从而提高组装的质量；载体与PCB基板相同，热膨胀系数几乎相同，因而在再流焊中对焊点几乎不产生应力，对焊点的可靠性影响也较小。

但是PBGA封装也存在一些缺点。主要是由于塑料封装容易吸潮，对于普通的PBGA器件，在开封后一般应在8小时内使用，否则PBGA会吸收空气中的水汽；在焊接时的迅速升温，会使芯片内的潮气蒸发导致芯片损坏。PBGA芯片在拆封后必须使用的期限由芯片的敏感性等级决定。

PBGA的包装一定要使用密封方式，包装开封后应在规定的时间内完成贴装与焊接，如果超过了规定的时间，贴装前应将器件烘干后使用。

（2）CBGA。CBGA是BGA封装的第二种类型，是为了解决PBGA吸潮性而改进的品种。CBGA的芯片连接在多层陶瓷载体的上面，芯片与多层陶瓷载体的连接可以有两种形式：一种是芯片线路层朝上，采用金属丝压焊的方式实现连接；另一种是芯片的线路层朝下，采用倒装片结构方式实现芯片与载体的连接。

CBGA封装的主要优点为：可靠性高，具有优良的电性能和热性能；共面性好，易于焊接，具有良好的密封性能；与QFP相比，不易受到机械损伤；对湿气不敏感，存储时间长；适用于I/O数大于250的电子组装应用。CBGA也有一些不足之处，例如封装尺寸为32mm×32mm时，PCB和CBGA的多层陶瓷载体之间的热膨胀系数不同，导致热循环中焊点失效，对尺寸大于32mm×32mm的，则考虑采用其他类型的BGA。

（3）CCGA。CCGA是CBGA在陶瓷尺寸大于32mm×32mm时的另一种形式。与CBGA不同的是，在陶瓷载体的小表面连接的不是焊球，而是焊料柱。焊料柱阵列可以是完全分布或部分分布，常见的焊料柱直径约为0.5mm，高度约为2.21mm，柱阵列间距典型值为1.27mm，如图2-32所示。CCGA有两种形式，一种是焊料柱与陶瓷底部采用共晶焊料连接，另一种则采用浇注式固定结构。

CCGA的优缺点同CBGA相似，它优于CBGA之处在于它的焊料柱可以承受因PCB和陶瓷载体的热膨胀系数不同所产生的应力。其不足之处是组装过程中焊料柱比焊球易受机械损伤。

（4）TBGA。TBGA是BGA相对较新的封装类型，其外形如图2-33所示。它的载体是铜-聚酰亚胺-铜双金属层带，载体的上表面分布着用于信号传输的铜导线，而另一侧作为地层使用。芯片与载体之间的连接可以采用倒装片技术来实现，当芯片与载体的连接完成后，要对芯片进行封装，以防止受到机械损伤。载体上的孔起到了连通两个表面、实现信号传输的作用，焊球通过采用类似金属丝压焊的微焊接工艺连接到过孔焊盘上，形成焊球阵列。在载体的顶面用胶连接着一个加固层，用于给封装提供刚性和保证封装体的共面性。在倒装片的背面一般用导热胶连接着散热片，封装提供良好的散热特性。TBGA的焊球直径约0.65mm，典型的焊球间距有1.0mm、1.27mm和1.5mm几种。目前，常用的TBGA封装的I/O数小于448，而国外一些大公司正在开发I/O数大于1000的TBGA。

TBGA的主要优点有：比其他BGA封装类型更轻更小；具有比QFP和PBGA封装更优越的电性能；可适用于批量电子组装；TBGA封装加固层同PCB的基板匹配，组装后对焊点可靠性影响不大。但TBGA也有不足之处：封装费用过高，目前主要用于高性能、高I/O数的产品。

6.芯片级封装CSP

CSP（Chip Scale Paekage）是BGA进一步微型化的产物，问世于20世纪90年代中期，它的含义是封装尺寸与裸芯片相同或封装尺寸比裸芯片稍大（通常封装尺寸与裸芯片之比定义为1.2 ∶ 1）。CSP外端子间距大于0.5mm，并能适应再流焊组装。

CSP的封装结构如图2-34～图2-36所示。无论是柔性基板还是刚性基板，CSP封装均是将芯片直接放在凸点上，然后由凸点连接引线，完成电路的连接。

CSP器件具有的优点包括：CSP器件质量可靠；封装尺寸比BGA小；安装高度低；CSP虽然是更小型化的封装，但比BGA更平，更易于贴装，贴装公差小于±0.3mm；它比QFP提供了更短的互联，因此电性能更好，即阻抗低、干扰小、噪声低、屏蔽效果好，更适合在高频领域应用；具有高导热性。

芯片组装器件的发展近年来相当迅速，已由常规的引脚连接组装器件形成带自动键合（Tape Automated Bonding，TAB）、凸点载带自动键合（Bumped Tape Automated Bonding，BTAB）和微凸点连接（Micro-Bump Bonding，MBB）等多种门类。芯片组装器件具有批量生产、通用性好、工作频率高、运算速度快等特点，在整机组装设计中若配以CAD方式，还可大大缩短开发周期，目前已广泛应用在大型液晶显示屏、液晶电视机、小型摄录一体机、计算机等产品中。如图2-37所示为用CSP技术封装的内存条。可以看出，采用CSP技术后，内存颗粒所占用的PCB面积大大减小。

7.裸芯片

人们力图将芯片直接封装在PCB上，通常采用的封装方法有两种：一种是COB（Chip On Board）法，另一种是倒装焊法。适用COB法的裸芯片（Bare Chip）又称为COB芯片，适用倒装焊法的裸芯片则称为Flip Chip，简称FC，两者的结构有所不同。

（1）COB芯片。焊区与芯片体在同一平面上，焊区周边均匀分布，焊区最小面积为90μm×90μm，最小间距为100μm。由于COB芯片焊区是周边分布，所以I/O增长数受到一定限制，特别是它在焊接时采用线焊，实现焊区与PCB焊盘相连接。因此，PCB焊盘应有相应的焊盘数，并也是周边排列，才能与之相适应。所以，PCB制造工艺难度也相对增大。此外，COB的散热也有一定困难。

如图2-38所示是COB封装，从中可以看出，COB封装比其他封装更节省空间，但是封装的难度更大。

（2）FC倒装片。所谓倒装片技术，又称可控塌陷芯片互连（Controlled Collapse Chip Connection，C4）技术。它是将带有凸点电极的电路芯片面朝下（倒装），使凸点成为芯片电极与基板布线层的焊点，经焊接实现牢固的连接，这一组装方式也称为FC法。它具有工艺简单、安装密度高、体积小、温度特性好以及成本低等优点，尤其适合制作混合集成电路。

FC芯片与COB的区别在于，焊点呈面阵列式排在芯片上，并且焊区做成凸点结构，凸点外层即为Sn-Pb焊料，故焊接时将FC反置于PCB上，并可以采用SMT方法实现焊接。

如图2-39所示为采用FC建合技术的芯片上芯片集成。可以看出，这是多芯片技术的应用。

倒装片具有串扰小等特点，尤其适合裸芯片多输入输出、电极整表面排列、焊点微型化的高密度发展趋势，是最具有发展前途的一种裸芯片焊接技术。为此，FC技术已成为多芯片组件MCM的支撑技术，并已开始广泛用于BGA、CSP等新型微型化器件和组件的芯片焊接。